PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-025011

(43)Date of publication of application : 26.01.2001

(51)Int.Cl.

H04N 7/24 H04N 5/232 H04N 5/243 H04N 5/765 H04N 5/907

HO4N 5/92

(21)Application number : 11-196180

(71)Applicant : CANON INC

(22)Date of filing:

09.07.1999


(72)Inventor: YAMAMOTO YUKINORI

HOSHI SHUSUKF

(54) ENCODER, IMAGE PROCESSOR, CAMERA INCORPORATED TYPE IMAGE RECORDER, IMAGE PROCESSING SYSTEM, ENCODING METHOD AND STORAGE MEDIUM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a camera incorporated type image recorder capable of substantially improving encoding efficiency at the time of recording dynamic images in a recording medium. SOLUTION: In an encoding means 103, only image information generated at the time of shutter operation of an imaging device 101 is an object of encoding (MPEG encoding). At the time, a picture change means 107 changes constitution of an I picture, a P picture and a B picture within a GOP in the MPEG encoding based on the shutter operation. Thus, in the case that a shutter speed is low (slow shutter), since an encoding processing is performed while only the generated image information (picture data) is the object of encoding, a code amount is reduced and power consumption is reduced.



識別記号

(51) Int.Cl.7

(19)日本国特許 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出願公開番号 特開2001-25011 (P2001-25011A)

₹ω77ω1* (#₽#F)

(43)公開日 平成13年1月26日(2001.1.26)


		man there. A	Y. 1						(参考)
H 0 4 N	7/24		H0	4 N	7/13			Z	5 C O 1 8
	5/232				5/232			Z	5 C O 2 2
	5/243				5/243				5 C O 5 2
	5/765				5/907			В	5 C O 5 3
	5/907				5/782			ĸ	5 C O 5 9
		審查請求	未請求	請求		OL	(全		最終頁に続く
(21)出願番号		特顯平11-196180	(71)	上脚人	000001	007			
					キヤノ	ン株式	会社		
(22)出顧日		平成11年7月9日(1999.7.9)						3 T F	30番2号
			(72)	(72)発明者					
							下丸子	3 T E	30番2号 キヤ
					ノン株				50 M 2 ·) 1 (
			(72)	発明者	星 秀	#			
					東京都	大田区.	下丸子	3 T H:	30番2号 キヤ
					ノン株				
			(74)	人野人	1000902	273			
					弁理士	國分	孝悦		
									最終頁に続く

(54) 【発明の名称】 符号化装置、画像処理装置、カメラー体型画像記録装置、画像処理システム、符号化方法、及び 記憶媒体

(57)【要約】

【課題】 動画像を記録媒体に記録する際の符号化効率 を著しく向上させることができるカメラ一体型画像記録 装置を提供する。

【解決手段】 符号化手段103は、撮像素子101の シャッタ動作時に発生する画像情報のみを符号化(MP EG符号化)の対象とする。このとき、ピクチャ変更手 段107は、上記シャッタ動作に基づいて、MPEG符 号化におけるGOP内のIピクチャ、Pピクチャ、及び Bピクチャの構成を変更する。



【特許請求の範囲】

【請求項1】 任意のシャッタ動作により撮像して得ら れた画像情報を所定の符号化方式により符号化する符号 化装置であって、

上記シャッタ動作時に発生する画像情報のみを上記符号 作の対象とする符号化手段を備えることを特徴とする符 号化装置。

【請求項2】 上記所定の符号化方式は、MPEG符号 化方式であり、

MPEG符号化方式におけるGOP内のIピクチャ、P ピクチャ、及びBピクチャの構成を変更するピクチャ変 更手段を含むことを特徴とする請求項1記載の符号化装

【請求項3】 任意のシャッタ動作により撮像して得ら れた画像情報を所定の符号化方式により符号化する符号 化装置であって、

上記シャッタ動作に基づいたフレーム内符号化とフレー ム間符号化の切り替えを行って上記符号化を行う符号化 手段を備えることを特徴とする符号化装置。

【請求項4】 上記所定の符号化方式は、MPEG符号 化方式であり、

上記符号化手段は、上記シャッタ動作に基づいたフレー ム内符号化とフレーム間符号化の切り替えによって、上 記MPEG符号化方式におけるGOP内のIピクチャ、 P ピクチャ、及びB ピクチャの構成を変更するピクチャ 変更手段を含むことを特徴とする請求項3記載の符号化 装置。

【請求項5】 上記ピクチャ変更手段は、上記シャッタ 動作が1/n(n:正の整数)スローシャッタである場 30 号化方式であり、 合、上記GOP内において、Iピクチャから次のIピク チャまでの期間に (n-1) フレームのPピクチャを発 生させることを特徴とする請求項4記載の符号化装置。 【請求項6】 任意のシャッタ動作により撮像して得ら れた画像情報をディジタル信号処理する信号処理手段 ٤.

上記信号処理手段での処理後の画像情報を符号化する符 号化手段とを備える画像処理装置であって、

上記符号化手段は、請求項1~5の何れかに記載の符号 化装置の機能を有することを特徴とする画像処理装置。 【請求項7】 シャッタ速度変更機能を有するカメラー 体型画像記録装置であって、 上記シャッタ速度変更機 能によるシャッタ動作により被写体を撮像する撮像手段

上記撮像手段により得られた上記被写体の画像情報を符 号化する符号化手段と、

٤.

上記符号化手段により得られた符号を記録媒体に記録す る記録手段とを備え、

上記符号化手段は、請求項1~5の何れかに記載の符号

像記録装置.

【請求項8】 上記符号化手段での符号化は、可変長符 号化を含むことを特徴とする請求項7記載のカメラー体 型画像記録装置。

【請求項9】 複数の機器が通信可能に接続されてなる 画像処理システムであって、 上記複数の機器のうち少 なくとも1つの機器は、請求項1~5の何れかに記載の 符号化装置の機能を有することを特徴とする画像処理シ ステム。

上記符号化手段は、上記シャッタ動作に基づいて、上記 10 【請求項10】 任意のシャッタ動作により撮像して得 られた画像情報を所定の符号化方式により符号化するた めの符号化方法であって、

> 上記シャッタ動作時に発生する画像情報のみを上記符号 化の対象とする符号化ステップを含むことを特徴とする 符号化方法。

【請求項11】 上記所定の符号化方式は、MPEG符 号化方式であり、

上記符号化ステップは、上記シャッタ動作に同期し、且 つ上記シャッタ動作に応じて、上記MPEG符号化方式 20 におけるGOP内のIピクチャ、Pピクチャ、及びBピ クチャの構成を変更するピクチャ変更ステップを含むこ とを特徴とする請求項10記載の符号化方法。

【請求項12】 任意のシャッタ動作により撮像して得 られた画像情報を所定の符号化方式により符号化するた めの符号化方法であって、

上記シャッタ動作に基づいたフレーム内符号化とフレー ム間符号化の切り替えを行って上記符号化を行う符号化 ステップを含むことを特徴とする符号化方法。

【請求項13】 上記所定の符号化方式は、MPEC符

上記符号化ステップは、上記シャッタ動作に基づいたフ レーム内符号化とフレーム間符号化の切り替えによっ て、上記MPEG符号化方式におけるGOP内のIピク チャ、Pピクチャ、及びBピクチャの構成を変更するピ クチャ変更ステップを含むことを特徴とする請求項12 記載の符号化方法。

【請求項14】 上記ピクチャ変更ステップは、上記シ ャッタ動作が1/n(n:正の整数)スローシャッタで ある場合、上記GOP内において、Iピクチャから次の I ピクチャまでの期間に (n-1) フレームのPピクチ ャを発生させるステップを含むことを特徴とする請求項 13記載の符号化方法。

【請求項15】 請求項10~15の何れかに記載の符 号化方法の処理ステップを、コンピュータが読出可能に 格納したことを特徴とする記憶媒体。

【請求項16】 様々なシャッタ速度により撮像して得 られた画像情報を符号化可能な符号化装置であって、 上記画像情報を符号化する符号化手段と、

上記シャッタ速度に応じて上記符号化手段の動作周波数 化装置の機能を有することを特徴とするカメラ一体型画 50 を制御する制御手段とを有することを特徴とする符号化 3

装置。

【請求項17】 様々なシャッタ速度により撮像して得 られた画像情報を符号化可能な符号化装置であって、 画面内符号化モードと画面間符号化モードとを適応的に 選択して上記画像情報を符号化する符号化手段と、

上記シャッタ速度に応じて上記符号化手段の符号化モー ドを制御する制御手段とを有することを特徴とする符号 化装置。

【請求項18】 上記符号化手段は、MPEG符号化方 式に準拠していることを特徴とする請求項16又は17 10 ッシュメモリやSRAM等の固体メモリを記録媒体とす 記載の符号化装置。

【請求項19】 上記符号化手段により符号化された画 像情報を記録媒体に記録する記録手段を有することを特

徴とする請求項16又は17記載の符号化装置。 【請求項20】 上記記録手段は、シャッタ速度を示す シャッタ速度情報を上記記録媒体に記録することを特徴

とする請求項19記載の符号化装置。 【請求項21】 請求項16~20の何れかに記載の符 号化装置を備えたことを特徴とするカメラー体型画像記 级装置。

【請求項22】 様々なシャッタ速度により撮像して得 られた画像情報を符号化する符号化方法であって、

上記画像情報を符号化する符号化ステップと、 上記シャッタ速度に応じて上記符号化ステップでの動作 周波数を制御する制御ステップとを含むことを特徴とす

【請求項23】 様々なシャッタ速度により撮像して得 られた画像情報を符号化する符号化方法であって、 画面内符号化モードと画面間符号化モードとを適応的に 選択して上記画像情報を符号化する符号化ステップと、 上記シャッタ速度に応じて上記符号化ステップでの符号 化モードを制御する制御ステップとを含むことを特徴と

【請求項24】 請求項22又は23に記載の符号化方 法の処理ステップを、コンピュータが読出可能に格納し たことを特徴とする記憶媒体。

【発明の詳細な説明】

する符号化方法。

[00001]

る符号化方法。

【発明の属する技術分野】本発明は、例えば、ディスク や半導体メモリ等のランダムアクセス可能な記録媒体に 40 対して、ディジタル動画像を記録する装置やシステムに 用いられ、特に、シャッタ速度が変更可能なディジタル ビデオカメラ等のカメラー体型画像記録装置に用いられ る、符号化装置、画像処理装置、カメラー体型画像記録 装置、両像処理システム、符号化方法、及びそれを実施 するための処理ステップをコンピュータが読出可能に格 納した記憶媒体に関するものである。

[00002]

【従来の技術】従来より例えば、動画像信号 (映像信

ログ方式の動画像信号を磁気テープに記録するビデオテ ープレコーダ (VTR) がある。

【0003】しかしながら、ディジタル信号処理技術の 急速な進歩により、今日においては、アナログ方式の動 画像信号をディジタル化して、それを記録媒体に記録す るディジタル方式の画像記録装置が広く普及しつつあ る。このディジタル方式の画像記録装置としては、例え ば、ディジタルVTR、固体ディスクや光磁気ディスク を記録媒体とするディジタルピデオディスク装置、フラ る固体メモリビデオ装置、ディジタルビデオカメラ等の カメラ一体型画像記録装置がある。

【0004】例えば、上述のような画像記録装置として のカメラ一体型画像記録装置は、次のような構成によ り、被写体を撮影して、該被写体の動画像信号を記録媒 体に記録するようになされている。

【0005】まず、カメラ一体型画像記録装置には、被 写体を撮像する撮像手段として、CCDが搭載されてい るのが一般的であり、このCCDに蓄積された電荷を読 20 み出すことによって、被写体の動画像信号を取り込む様 成としている。ССDによって取り込まれた動画像信号 は、アナログ/ディジタル (A/D) 変換され、さら に、圧縮符号化されて、情報量の削減が行なわれる。こ れにより、少ない記録容量に多くの動画像情報を記録す ることができる。

【0006】上記の圧縮符号化方式としては、直交変換 を用いた方式が用いられるが、特にその中でも、圧縮効 率の良い離散コサイン変換(以下、「DCT (Discrete Cosine Transform) 変換」と言う) 及び可変長符号化 を用いた方式が用いられている。

【0007】DCT変換及び可変長符号化を用いた圧縮 符号化方式では、先ず、一枚の画像を、水平x画素、垂 直y画素の複数の画素ブロックに分割し、ブロック単位 でDCT変換を行う。次に、DCT変換により得られた DCT係数を、任意の除数で割算し、そのあまりを丸め ることで量子化する。そして、量子化後の画像は低周波 成分に偏るという特性を利用して、量子化データの高周 波成分のビット数を減らことで、情報量を大幅に削減す る。また、量子化データに対して、そのデータの発生額 度に応じた符号長を割り当てる可変長符号化 (例えば、 ハフマン符号化)を行うことで、さらなる情報量の削減 を図る。このとき、さらに、動画像はフレーム間での相 関が強いという特性を利用して、フレーム間の差分を取 るフレーム間予測符号化を組み合わせることにより、さ らに圧縮効率を大きくすることが可能となる。

【0008】上述のように、画像記録装置では、様々な 圧縮技術を組み合わせてディジタル動画像信号を圧縮 し、その情報量を削減した上で記録媒体に記録するよう になされている。

号)を記録媒体に記録する画像記録装置としては、アナ 50 【0009】ここで、可変長符号化を用いた圧縮符号化

方式を用いて、動画像信号を圧縮して記録媒体に記録す る場合、記録する動画像信号によって、圧縮後の情報量 が変動してしまう。このため、画像記録装置では、圧縮 後の情報量を一定にするレート制御、すなわち動画像信 号の記録レートを均一化して、定められた記録媒体の容 量の中に、動画像信号を一定時間内に納めて記録するた めの制御を行なうようになされている。

【0010】具体的には、例えば、固定レート (CB R: Constant Bit Rate) 記録をサポートするレート制 御があり、このレート制御では、変動のある圧縮後のデ 10 ータを、ある一定の容量が規定されたバッファ内に書き 込み、そのバッファから、一定レートでデータを読み出 すことで、定レート化する。また、書き込みデータ (圧 縮後のデータ)の量がバッファの規定値を超えそうな場 合は、上述した量子化レベルを大きくして圧縮率を上げ る制御を行い、これとは逆に、書き込みデータの量がバ ッファの規定値を満たさない場合は、量子化レベルを下 げて圧縮率を下げる制御を行う、というようなバッファ 制御をも行う。

【0011】上述のようなCBR記録のレート制御を用 20 いた場合、記録時間が一定となるため、画像記録装置で は、例えば、ディジタルビデオカメラ等のカメラー体型 画像記録装置では、撮影中の画像のモニタとなるディス プレイやビューファインダ (EVF) 内に、記録媒体の 記録残り時間を示す残量表示が設けられている。 【0012】しかしながら、СВR記録のレート制御で

は、記録媒体への記録に要する目標時間を優先して、記 録レートを一定にするような制御であるため、記録対象 となる動画像の動きが速かったり、色の帯域が広い場 果、フレーム毎に均一でない画像となる場合がある。 【0013】そこで、CBR記録のレート制御に対し て、画質を重視して量子化レベルをほぼ一定値に保つた めの、可変レート (VBR: Variable Bit Rate) 記録

のレート制御が提案されている。 [0014]

【発明が解決しようとする課題】ところで、上述したよ うな画像記録装置としての、例えば、カメラー体型画像 記録装置には、被写体或いは撮影状況によってシャッタ 速度を変更できる機能(以下、「シャッタ速度変更機 能」と言う)が設けられている。このシャッタ速度変更 機能により、非常に動きの激しいスポーツ等が被写体の 場合、シャッタ速度を通常よりも速くすることで、動き によるポケを抑えることができる。一方、屋内等の暗い 場所での撮影時に十分な照明が不足した場合(低照度時 の撮影の場合)には、シャッタ速度を通常より遅くする ことで、明るくノイズの少ない撮影画像を得ることがで き、また、特殊効果を得ることもできる。

【0015】しかしながら、カメラ一体型画像記録装置

ャッタ速度が通常より遅く設定された場合 (スローシャ ッタに設定された場合)、被写体を撮像するための場像 手段(CCD等)の出力形態が通常とは異なるために、 その後段の処理である圧縮符号化処理等に注意が必要と なる。

【0016】具体的には、まず、図11(a)は、撮像 手段としてのCCDの通常の出力を示したものである。 ここでは、撮像手段が、被写体から受けた光を1/60 秒間蓄積する毎に蓄積電荷を出力するものとしており (シャッタ速度=1/60秒)、上記図11(a)及び 後述する同図(b), (c)中の箱("1"、"

1'"、"2"等により示す箱)は、各フィールドの画 像信号を示している。これらの箱により示す各フィール ドの画像信号において、ダッシュが付加されていない数 字("1"や"2"等)の箱は、奇数フィールドの画像 信号を示し、ダッシュが付加された数字("1'"や" 2' "等)の箱は、偶数フィールドの画像信号を示して いる。

【0017】そこで、シャッタ速度変更機能によりシャ ッタ速度を速くした場合、CCDでの蓄積期間が短くな るだけで、CCDの出力形態は、上記図11(a)に示 す通常時の出力形態と全く同じになるので問題はない。 【0018】しかしながら、スローシャッタの場合、例 えば、シャッタ速度を1/4に落として1/15秒とし た場合、上記図11(b)に示すように、1/15秒毎 にしか、ССDから画像信号を得られないことになる。 これは特に、テープ状の記録媒体に対して圧縮符号化し た画像信号をCBR記録(固定レート記録)のレート制 御によって記録する場合に特に不都合であり、この場合 合、量子化を粗くする制御が行なわれてしまう。この結 30 には、上記図11(c)に示すように、同じフィールド の画像信号で間を繰り返し埋めることで、1/60秒毎 の連続した信号とする必要がある。

> 【0019】したがって、従来では、図12に示すよう に、ССDを含むカメラ部501の出力先にフィールド メモリ502を設け、シャッタ速度が遅い場合には、そ のシャッタ速度に応じて、フィールドメモリ502に対 する書込及び読出制御を行うことで、圧縮符号化を行な う符号化手段503に対して、連続した画像信号が供給 されるようにし、シャッタ速度が通常或いは速い場合に 40 は、フィールドメモリ502を使用しないでパイパスす る、といった構成が必要であった。このため、上述した 画像信号の埋め込みによる符号化効率の低下を招くばか りでなく、回路構成が複雑化すると共に、消費電力が増 加してしまうという問題があった。

【0020】また、シャッタ速度が遅い場合、例えば、 1/nのスローシャッタの場合、CCDに電荷が蓄積さ れるnフレーム期間は同じ画像であるにもかかわらず (前フレームの画像信号が保持されているにもかかわら ず)、全ての画像信号が通常のシャッタ速度の場合と同 において、上述のようなシャッタ速度変更機能によりシ 50 様の圧縮符号化が行なわれいたので、符号化効率が著し

く悪化するという問題があった。

【0021】そこで、本発明は、上記の欠点を除去する ために成されたもので、符号化効率を著しく向上させる ことができる、符号化装置、画像処理装置、カメラー体 型画像記録装置、画像処理システム、符号化方法、及び それを実施するための処理ステップをコンピュータが読 出可能に格納した記憶媒体を提供することを目的とす る。また、本発明は、上記の欠点を除去するために成さ れたもので、簡単な構成で効率的な符号化を行なうこと ができると共に、消費電力を低減することができる、符 10 号化装置、画像処理装置、カメラー体型画像記録装置、 画像処理システム、符号化方法、及びそれを実施するた めの処理ステップをコンピュータが読出可能に格納した 記憶媒体を提供することを目的とする。 [0022]

【課題を解決するための手段】斯かる目的下において、 任意のシャッタ動作により撮像して得られた画像情報を 所定の符号化方式により符号化する符号化装置であっ

て、上記シャッタ動作時に発生する画像情報のみを上記 符号化の対象とする符号化手段を備えることを特徴とす 20 る。

【0023】第2の発明は、上記第1の発明において、 上記所定の符号化方式は、MPEG符号化方式であり、 上記符号化手段は、上記シャッタ動作に基づいて、上記 MPEG符号化方式におけるGOP内のIピクチャ、P ピクチャ、及びBピクチャの構成を変更するピクチャ変 更手段を含むことを特徴とする。

【0024】第3の発明は、任意のシャッタ動作により 撮像して得られた画像情報を所定の符号化方式により符 号化する符号化装置であって、上記シャッタ動作に基づ 30 いたフレーム内符号化とフレーム間符号化の切り替えを 行って上記符号化を行う符号化手段を備えることを特徴 とする。

【0025】第4の発明は、上記第3の発明において、 上記所定の符号化方式は、MPEG符号化方式であり、 上記符号化手段は、上記シャッタ動作に基づいたフレー ム内符号化とフレーム間符号化の切り替えによって、上 記MPEG符号化方式におけるGOP内のIピクチャ、 Pピクチャ、及びBピクチャの構成を変更するピクチャ 変更手段を含むことを特徴とする。

【0026】第5の発明は、上記第4の発明において、 上記ピクチャ変更手段は、上記シャッタ動作が1/n (n:正の整数) スローシャッタである場合、上記GO P内において、Iピクチャから次のIピクチャまでの期 間に (n-1) フレームのPピクチャを発生させること を特徴とする。

【0027】第6の発明は、任意のシャッタ動作により 撮像して得られた画像情報をディジタル信号処理する信 号処理手段と、上記信号処理手段での処理後の画像情報 を符号化する符号化手段とを備える画像処理装置であっ 50 【0036】第15の発明は、請求項10~15の何れ

て、上記符号化手段は、請求項1~5の何れかに記載の 符号化装置の機能を有することを特徴とする。

【0028】第7の発明は、シャッタ速度変更機能を有 するカメラー体型画像記録装置であって、上記シャッタ 速度変更機能によるシャッタ動作により被写体を撮像す る撮像手段と、上記撮像手段により得られた上記被写体 の画像情報を符号化する符号化手段と、上記符号化手段 により得られた符号を記録媒体に記録する記録手段とを 備え、上記符号化手段は、請求項1~5の何れかに記載 の符号化装置の機能を有することを特徴とする。

【0029】第8の発明は、上記第7の発明において、 上記符号化手段での符号化は、可変長符号化を含むこと を特徴とする。

【0030】第9の発明は、複数の機器が通信可能に接 続されてなる画像処理システムであって、上記複数の機 器のうち少なくとも1つの機器は、請求項1~5の何わ かに記載の符号化装置の機能を有することを特徴とす Z.,

【0031】第10の発明は、任意のシャッタ動作によ り撮像して得られた画像情報を所定の符号化方式により 符号化するための符号化方法であって、上記シャッタ動 作時に発生する画像情報のみを上記符号化の対象とする 符号化ステップを含むことを特徴とする。

【0032】第11の発明は、上記第10の発明におい て、上記所定の符号化方式は、MPEG符号化方式であ り、上記符号化ステップは、上記シャッタ動作に同期 し、且つ上記シャッタ動作に応じて、上記MPEG符号 化方式におけるGOP内のIピクチャ、Pピクチャ、及 びBピクチャの構成を変更するピクチャ変更ステップを 含むことを特徴とする。

【0033】第12の発明は、任意のシャッタ動作によ り撮像して得られた画像情報を所定の符号化方式により 符号化するための符号化方法であって、上記シャッタ動 作に基づいたフレーム内符号化とフレーム間符号化の切 り替えを行って上記符号化を行う符号化ステップを含む ことを特徴とする。

【0034】第13の発明は、上記第12の発明におい て、上記所定の符号化方式は、MPEG符号化方式であ り、上記符号化ステップは、上記シャッタ動作に基づい 40 たフレーム内符号化とフレーム間符号化の切り替えによ って、上記MPEG符号化方式におけるGOP内のIビ クチャ、Pピクチャ、及びBピクチャの構成を変更する ピクチャ変更ステップを含むことを特徴とする。

【0035】第14の発明は、上記第13の発明におい て、上記ピクチャ変更ステップは、上記シャッタ動作が 1/n (n:正の整数) スローシャッタである場合、上 記GOP内において、「ピクチャから次の」ピクチャま での期間に (n-1) フレームのPピクチャを発生させ るステップを含むことを特徴とする。

かに記載の符号化方法の処理ステップを、コンピュータ が読出可能に格納した記憶媒体であることを特徴とす

【0037】第16の発明は、様々なシャッタ速度によ り撮像して得られた画像情報を符号化可能な符号化装置 であって、上記画像情報を符号化する符号化手段と、上 記シャッタ速度に応じて上記符号化手段の動作周波数を 制御する制御手段とを有することを特徴とする。

【0038】第17の発明は、様々なシャッタ速度によ り揚像して得られた画像情報を符号化可能な符号化装置 10 であって、画面内符号化モードと画面間符号化モードと を適応的に選択して上記画像情報を符号化する符号化手 段と、上記シャッタ速度に応じて上記符号化手段の符号 化モードを制御する制御手段とを有することを特徴とす る。

【0039】第18の発明は、上記16又は17の発明 において、上記符号化手段は、MPEG符号化方式に準 拠していることを特徴とする。

【0040】第19の発明は、上記16又は17の発明 において、上記符号化手段により符号化された画像情報 20 を記録媒体に記録する記録手段を有することを特徴とす

【0041】第20の発明は、上記19の発明におい て、上記記録手段は、シャッタ速度を示すシャッタ速度 情報を上記記録媒体に記録することを特徴とする。

【0042】第21の発明は、請求項16~20の何れ かに記載の符号化装置を備えたカメラ一体型画像記録装 置であることを特徴とする。

【0043】第22の発明は、様々なシャッタ速度によ り撮像して得られた画像情報を符号化する符号化方法で 30 あって、上記画像情報を符号化する符号化ステップと、 上記シャッタ速度に応じて上記符号化ステップでの動作 周波数を制御する制御ステップとを含むことを特徴とす る。

【0044】第23の発明は、様々なシャッタ速度によ り撮像して得られた画像情報を符号化する符号化方法で あって、画面内符号化モードと画面間符号化モードとを 適応的に選択して上記画像情報を符号化する符号化ステ ップと、上記シャッタ速度に応じて上記符号化ステップ での符号化モードを制御する制御ステップとを含むこと 40 を特徴とする。

【0045】第24の発明は、請求項22又は23に記 載の符号化方法の処理ステップを、コンピュータが詩出 可能に格納した記憶媒体であることを特徴とする。

[0046]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を用いて説明する。

【0047】 (第1の実施の形態) 本発明は、例えば、 図1に示すようなカメラー体型画像記録装置100に適 動画像の圧縮符号化方式として、MPEG (Moving Pic ture Experts Group) 方式を採用している。以下、MP E G符号化方式についての説明を始め、カメラー体型画 像記録装置 100の構成について具体的に説明する。

【0048】 [MPEG符号化方式]

【0049】近年、MPEG符号化と呼ばれる高能率符 号化方式が用いられる場合が多い。このMPEG符号化 方式では、各フレーム(又は、フィールド、以下同様) を、Iピクチャ、Pピクチャ、及びBピクチャの3種類 に分額する。

【0050】Iピクチャ (Intra-Picture) は、フレー ム内符号化を行なうフレームであり、他のフレームの情 報を必要とせずに、単独に符号化できるが、符号量を多 く必要とする。 P ピクチャ (Predictive-Picture) は、 1フレーム~複数フレーム時間先行する I 又は P ピクチ ャから動き補償予測したフレームとの差分を符号化す る、いわゆるフレーム間予測符号化を行なうフレームで あり、「ピクチャに比べて符号量を大幅に減らすことが 可能である。Bピクチャ (Bidirectionally-Picture)

は、先行する「又はPピクチャから予測するだけでな く、後続するI又はPピクチャからも予測を行なう双方 向フレーム間予測符号化を行なうフレームであり、Pピ クチャよりもさらに符号量を削減できる。

【0051】上述のことにより、符号化効率を向上させ るためには、「ピクチャをなるべく使わないようにすれ ばよいが、そのように構成した場合、ビットエラーによ り動き補償予測が不可能となり、大きな画質劣化が生じ 復帰できないという問題がある。また、記録媒体に記録 された符号化信号をサーチ再生しようとした場合、飛び 飛びに再生される信号から独自に復号が可能なのは [ピ クチャだけであるため、サーチ再生の面質が不十分とな る問題がある。このため、適当な間隔でⅠピクチャを用 いる必要がある。

【0052】また、PピクチャよりもBピクチャを多く 用いた方が符号化効率の点では有利であるが、Pピクチ ャを多用すると、Pピクチャの間隔が長くなり、これに 従って、予測誤差も増加してしまい、Pピクチャの符号 量が増大してしまうという問題がある。一方、Rピクチ ャを多用すると、Bピクチャは後方予測が必要なため、 符号化順序変更用のフレームメモリが多く必要になると いう問題がある。

【0053】 したがって、MPEG符号化方式では、 P, Bピクチャの総合的なバランスを考慮して、一

般的には図2に示すようなピクチャ構成がよく用いられ

【0054】上記図2に示すように、MPEG符号化方 式では、少なくとも1枚の1ピクチャを含む複数枚のフ レームを一まとまりにしたGOP (Group Of Picture) を規定している。ここでは、15フレームをGOPとし 用される。 このカメラー体型画像記録装置100は、 50 ているため、GOP長"15"の符号化となる。GOP

の最後は、1又はPピクチャであり、GOPの中で最初 に符写化を行なうフレームは1ピクチャである。上記図 2では、先頭がBピクチャであるが、このような場合で も、GOPの中で最初に符写化を行なうフレームは1ピ クチャである。

【0055】 [本実施の形態におけるカメラー体型画像 記録装置100の構成]

【0056】 カメラー体型画像記録装置 100は、シャッタ連度変更機能を有するものであり、上記図1に示すように、CCDを含むカメラ部1、FIF0メモリ10 10 2、上述したMPE 6符号化方式を用いた符号化部10 3、記録処理部104、記録メディア(記録媒体)10 5、クロック分開部106、ピクチャ構成設定部10 7、及び装置全体の動作制御を司る制御部108を備えている。

【0057】 [通常のシャッタ速度における動作] 【0058】例えば、通常のシャッタ速度を1/60秒

とりますると、カメラ部101は、別部部108から シャッタ速度情報に基づいて、CCDにより放写体を のシャッタ速度情報に基づいて、CCDにより放写体を 対似して該接写体の両線信号を取得し、その画像信号に 対して、A/D変換やガンマ補証等の信号処理を行な う。カメラ部101での処理像の画像信号は、F1FO メモリ102に書き込まれる。このときの書き込みは、 側部部108から出力されるシステムクロック(関示していないが装置全体に供給されるクロック、例えば、C C1RRec、601で規定される27MHz)に従っ

【0059】FIFOメモリ102は、1フィールド分の容量を有し、FIFOメモリ102に書き込まれた画像信号は、後述するクロック分周部106から供給され 30 合符号化クロックに基づいて、符号化部103に対して読み出される。

て行なわれる。

【0060】クロック分周部106は、制御部108からのシステムクロックを1/入に分周して、符号化のためのクロックを生皮するが、制御部108からのシャッタ速度が増化される。 通常のシャッタ速度が透いシャッタ速度の場合は分別処理を行なわず、制御部108からのシステムクロックをそのまま符号化クロックとする。ここでは、通常のシャッタ速度としているため、クロック分関第106は、制御部108からのシステムクロッ40をそのままド1F0メモリ102及び符号化部103にそれぞれ供給する。

【0061】したがって、この場合、FIFOメモリエ の2に書き込まれた画像信号は、システムクロックに基 づいて読み出されることになり、すなわちFIFOメモ リ102の書込クロックと説出りロックが同じとなるた め、カケラ部101から出力された画像信号は、FIF 0メモリ102に書き込まれるとすぐに読み出される。 残資すれば、カケラ部101の出力である画像信号が値 後、符号化部103に供給される。 【0062】符号化部103は、FIFOメモリ102 かちの画像信号に対して、MPEC育号に方式に従った 圧縮符号化を行なう。このとき、符号化部103は、ク ロック分周部106からの符号化クロックに従って圧縮 符号化を行なうが、非常に高速な処理が必要とされるた め、該符号化クロックを運信したクロックを内部クロッ クトして使用まる。

【0063】 ピクチャ構成設定第107は、制御部10 8からのシャッタ速度情報により、そのシャッタ速度に 対応して、各フレーム(又は、フィールド)を1, P, Bの何れのピクチャとして処理すべきかを設定し、それ を符号化部103に対して指示する。

【0064】したがって、符号化郎103は、ピクチャ 構成設定部107からの指示に従って、図3(a)に示 すように、フィールド1、フィールド1、フィールド 2、フィールド2、・・・の町で供給される画像信号 に対して、上記の圧縮符号化を行なう。

【0065】尚、上記図3(a)及び後述する同図(b)~(e)において、箱("1"、"1'"、"

(2) 等により示す前)は、各フィールドの画像信号を示している。これらの箱により示すネフィールドの画像信号において、ダッシュが付加されていない数字("1"や"2"等)の箱は、奇数フィールドの画像信号を示し、ダッシュが付加された数字("1"や"2"等)の箱は、偶数フィールドの画像信号を示している。また、こでは、道希のシャック速度としているため、上記図2に示したピクチャ構成(GOP長を"15")としている。また、認明の簡単のため、Iピクチャを先頭に置いている。また、認明の簡単のため、Iピクチャを先頭に置いている。

【0066】記録処理部104は、符号化部103によ り圧線符号化(MPE 6符号化)された画像信号に対し て、制御部108からのシャッタ運管報及びエラー訂 正符号の付加処理や、変調処理等の処理を行い、この処 理後の画像信号を記録媒体105に記録する。

【0067】ここで、シャッタ速度精能を共に定録するのは、再生時に復号したピクチャを、シャッタ速度 (スローシャッタの場合のあ) に応じてホールド (フリーズ) するためである。 商、シャッタ速度情報を、MPE (右号化方式にて規定されているMPE (右号化方式にて規定されているMPE (右号化方式) で(担目できる場合は、シャッタ速度情報を同時に記録する必要はない。

【0068】 [スローシャッタにおける動作(1)] 尚、ここでは、上述した通常のシャッタ速度時の動作と 異なる動作についてのみ具体的に説明する。

【0069】上記図3(b)は、シャッタ速度が1/2(1/30秒)である場合の、カメラ部101から出力される画像信号(上段)、F1F0メモリ102から符号化部103に対して読み出される画像信号(中段) 50 ピクチャ構成設定部107が符号化部103に対して3 示するピクチャ構成 (下段) を示したものである。

【0070】上記図3(b)に示すように、カメラ部1 01から出力される画像信号は、フィールド1、フィー ルド2、フィールド3、・・・というように、間欠的な 奇数フィールドのみの信号となっている。

【0071】FIFOメモリ102から符号化部103 に対して読み出される画像信号の該読み出しの速度は、 カメラ部101の出力、すなわちカメラ部101の出力 がFIFOメモリ102に書き込まれる速度に対して遅 6が、制御部108からのシステムクロックを2分周 (N=2) したものを、FIFOメモリ102の読出ク ロックとして供給するためである。また、符号化部10 3への入力データ量としては、上記図3 (a) に示した 通常のシャッタ速度時の入力データ量に対して半分とな っており、このため、符号化部103での圧縮符号化処 理も、通常のシャッタ速度時の処理速度に対して半分の 速度で行われる。

【0072】上述のような状態である場合、ピクチャ構 成設定部107から符号化部103に対しては、1. B, B, P, B, B, ・・・といったピクチャ機成が指 示される。このときのピクチャ構成は、上記図3 (a) に示した通常のシャッタ速度時のピクチャ構成と同様の 構成であるが、それぞれのピクチャが、フレームからフ ィールド (ライン数が1/2) となっている点が異な る。これにより、通常のシャッタ速度時に対して、ピク チャ構成が同じで符号化部103への符号化前の入力デ 一夕量が1/2であることを考慮すると、符号化部10 3にて得られる符号化後のデータ量は、通常のシャッタ わち、符号化後の情報量を削減することができる。ま た、回路の消費電力についても、それを低減することが できる。

【0073】尚、上記図3(b)において、最下段 に () で" I, P, P, P, ・・・" という別のピクチ ャ構成を示した。これは、再生時に符号化した各ピクチ ャを1フィールド時間保持する(2回表示すると考えて もよい) ためにフィールドメモリを要するが、一般にM PEG符号化方式のデコーダでは、 I 及び Pピクチャ用 のメモリが必須であるのに対して、Bピクチャは他のピ 40 クチャから参照されないため保持するべきメモリが必須 ではないことからきている。これを考慮して、Bピクチ ャを用いないようなピクチャ構成とした。

【0074】 [スローシャッタにおける動作(2)] 尚、ここでは、上述した通常のシャッタ速度時の動作及 びスローシャッタにおける動作(1)と異なる動作につ いてのみ具体的に説明する。

【0075】上記図3 (c) 及び (d) は、同図 (b) により示されるシャッタ速度よりも、さらにシャッタ速 度を落とした場合を示したものである。

【0076】まず、上記図3(c)では、カメラ部10 1から出力される画像信号が、フィールド1、フィール ド3、フィールド5、・・・というように、周図 (b) で示した場合よりもさらに間欠的な奇数フィールドのみ の信号となっている。

【0077】また、FIFOメモリ102から符号化部 103に対して読み出される画像信号の該読み出しの速 度についても、クロック分周部106にて生成される読 出クロックにより、上記図3(b)で示した場合よりも く(ゆっくり)行われる。これは、クロック分周部10 10 さらにゆっくりと行われ、このときの符号化部103へ の入力データ量についても、上記図3 (b) で示した場 合よりもさらに少ない量となっている。

> 【0078】上述のような状態である場合、ピクチャ構 成設定部107から符号化部103に対しては、1. P. P. P. P. P. · · · , Iといったピクチャ構成 が指示される。これは、例えば、I.B.P.B. · · というピクチャ構成を指示すると、IとP、PとPの 時間間隔が4フレーム時間と離れてしまい、動き補償予 測符号化の効率が低下することを避けるためである。

20 【0079】一方、上記図3 (d) では、カメラ部10 1から出力される画像信号が、フィールド1、フィール ド5、フィールド9、・・・というように、同図 (c) で示した場合よりもさらに間欠的な奇数フィールドのみ の信号となっている。

【0080】また、FIFOメモリ102から符号化部 103に対して読み出される画像信号の該読み出しの速 度についても、クロック分周部106にて生成される読 出クロックにより、上記図3 (c)で示した場合よりも さらにゆっくりと行われ、このときの符号化部103へ 速度時の符号化後のデータ量の 1 / 2 程度となる。すな 30 の入力データ量についても、上記図3 (c)で示した場 合よりもさらに少ない量となっている。

> 【0081】上述のような状態である場合、ピクチャ構 成設定部107から符号化部103に対しては、1.

> I, I,・・・といったピクチャ構成が指示される。こ のように、この場合には全て「ピクチャとしたのは、符 号化部103に対する符号化前の入力データ量が十分少 ないためである。

【0082】したがって、シャッタ速度が遅くなるに従 って、その分符号化後の情報量を削減することができ また、回路の消費電力についても、それを低減すること ができる。

【0083】 [速いシャッタ速度における動作] 尚、こ こでは、上述した通常のシャッタ速度時の動作及びスロ ーシャッタにおける動作(1)、(2)と異なる動作に ついてのみ具体的に説明する。

【0084】上記図3(e)は、逆にシャッタ凍度を凍 くした場合のピクチャ構成を示したものである。

【0085】上記図3(e)に示すように、カメラ部1 01から出力される画像信号は、フィールド1、フィー 50 ルド1'、フィールド2、フィールド2'、・・・とい うように、同図(a)で示した通常のシャッタ速度時と 同様である。

【0086】また、FIFOメモリ102から符号化部 103に対して読み出される画像信号の該読み出しの速 度についても、上記図3 (a) で示した通常のシャッタ 速度時と同様に、FIFOメモリ102への書き込み速 度と同じ速度であり、このときの符号化部103への入 カデータ量についても、同図 (a) で示した通常のシャ ッタ速度時と同じデータ量となっている。

【0087】上述のように、速いシャッタ速度では、カ 10 上を図ることができる。 メラ部101の出力信号自体は、上記図3(a)で示し た通常のシャッタ速度時と変わらないが、被写体の動き が速くなっている。このため、ピクチャ構成は、シャッ タ速度の速さに従って、IとP、PとPの間隔を狭くす る必要がある。したがって、この場合、ピクチャ機成設 定部107から符号化部103に対しては、I.B. P. B. P. B. ・・・といったピクチャ構成が指示さ れる。これにより、符号量は通常時よりも増加するが、 画質改善を図ることができる。

【0088】 [通常のシャッタ速度時とスローシャッタ 20 時での符号量の比較]

【0089】例えば、上記図3 (a) にて示した通常の シャッタ速度時の符号量と、同図 (c) にて示したスロ ーシャッタ時の符号量とを比較する。ここでは、それぞ れの場合のピクチャ構成が I, B, B, P, B, · · ·、I. P, P, P, P, · · · というように互いに異 なるため単純には比較できないが、統計的にI:P:B の符号量の比を、例えば、4:2:1と仮定して、1フ レーム当たりの符号畳を計算してみる。

【0090】上記図3(a)におけるBピクチャ1枚の 30 符号量をMビットとすると、1GOP (15フレーム) 中に I. P. Bがそれぞれ各 I フレーム、4 フレーム、 10フレーム合まれるため、この場合の1フレーム当た りの平均符号量は、

 $(4 \times 1 + 2 \times 4 + 1 \times 10) \text{ M/} 15 = 22 \text{ M/} 15$ ビット

となる。

【0091】一方、上記図3 (c) における1フレーム 当たりの平均符号量は、1GOP (15フレーム)中に I. P. Bがそれぞれ各1フレーム、7フレーム、0フ 40 2、カメラ信号処理回路203、画面並替回路204、 レーム合まれるため、

 $(2 \times 1 + 1 \times 7) \text{ M/} 16 = 9 \text{ M/} 16 \vec{E}_{2}$ となる。尚、上記図3 (c) に示す状態の場合ではフィ ールドピクチャのため、I, Pとも半分の符号量として 計算した。

【0092】したがって、スローシャッタ時の符号量 は、通常のシャッタ速度時に比べて、40%程度の符号 畳となる。

【0093】上述のように、本実施の形態では、スロー シャッタの場合には、従来のように画像信号の埋込は行 50 【0099】 [カメラー体型画像記録装置200の一連

わず (上記図11参照)、発生する画像信号のみを圧縮 符号化の対象とし、さらに、符号化効率を考慮したピク チャ構成を設定するように構成したので、符号量の低減 を図ることができると共に、消費電力の低減を図ること ができる。また、従来のように連続した信号を生成する ためのフィールドメモリを設ける必要がないので、回路 構成をより簡単にすることができ、コストダウンを図る こともできる。また、速いシャッタ速度の場合でも、上 記の符号化効率を考慮したピクチャ構成により、画質向

【0094】尚、上述した実施の形態では、シャッタ速 度が遅くなるに伴って、符号化クロック速度を低下させ たが、例えば、符号化クロック速度をそのままの状態と し、カメラ部101から信号出力がない期間は、符号化 クロックの供給を停止するようにしてもよい。この場 合、クロック分周部106をクロック停止側御館として 用いるようにする。また、FIFOメモリ102が不要 となる。このような構成とすれば、より簡単な構成で、 上述した効果を得ることができる。

【0095】(第2の実施の形態)本発明は、例えば、 図4に示すようなカメラー体型画像記録装置200に適 用される。 このカメラー体型画像記録装置200は、 上述した第1の実施の形態におけるカメラー体型画像記 録装置100と同様に、動画像の圧縮符号化方式とし て、MPEG符号化方式を採用している。

【0096】ここで、本実施の形態でのカメラー体型画 像記録装置200の最も特徴とする構成は、シャッタ速 度変更機能により 1 / nのスローシャッタの場合には、 Iピクチャから次の Iピクチャまでの期間に、(n-フレームのPピクチャが発生するようなピクチャ構

成となるように、フレーム内符号化とフレーム間符号化 を切り替えて実行することにある。 以下、本実施の形 態におけるカメラー体型画像記録装置200の構成及び 動作について具体的に説明する。

【0097】 [カメラー体型画像記録装置200の構 6¥.

【0098】カメラ一体型画像記録装置200は、シャ ッタ速度変更機能を有するものであり、上記図 4 に示す ように、撮像レンズ201、撮像素子 (CCD) 20 撮影モード信号入力端子205、システム制御回路20 6、スイッチ207、減算器208、DCT回路20 9、量子化回路210、可变長符号化回路211、逆量 子化回路212、IDCT(逆DCT)回路213、加 算器214、動き補償予測回路215、バッファ21 6、レート制御回路217、音声データ入力端子21 8、音声符号化回路219、バッファ220、スイッチ 221、記録媒体222、及びスイッチ223を備えて いる。

の動作]

【0100】先ず、レンズ201により、被写体光はC CD202の撮像面に結像され、CCD202の光雷変 換作用により撮像信号に変換される。この撮像信号は、 カメラ信号処理回路203に供給される。

【0101】カメラ信号処理回路203は、CCD20 2からの撮像信号からノイズを低減し、画像信号を取り 出し、その画像信号を補正した後に色差信号と輝度信号 に分離して、1フレーム単位で画面並替回路204に供 給する。

【0102】このとき、システム制御回路206には、 撮影モード信号入力端子105から撮影モード信号が供 給される。システム制御回路206は、撮影モード信号 入力端子205からの撮影モード信号により、通常のシ ャッタ速度における動作モード (通常撮影モード) であ るか、シャッタ速度変更機能によるスローシャッタにお ける動作モード (スローシャッタモード) であるかを判 定し、その判定結果に基づいて、画面並替回路204に 対して画面並替順序を指示する。このときの画面並替順 序についての詳細は後述する。また、システム制御回路 20 206は、上記撮影モード信号に基づいて、フレームに 同期した符号化切換信号をスイッチ107に供給するこ とで、フレーム内符号化(以下、「イントラ符号化」と 言う)とフレーム間予測符号化(以下、「インター符号 化」と言う)を切り替える制御を行う。

【0103】画面並替回路204は、複数フレームを記 憶できるメモリ(図示せず)を有し、システム制御回路 206から指示された画面並替順序に従って、カメラ信 号処理回路203からの画像信号を上記メモリに一旦記 憶し、入力時のフレーム順を入れ替えて出力する。

【0104】以下、画面並替回路204以降の各回路の 動作を、システム制御回路206によりイントラ内符号 化に切り替えられた場合と、インター符号化に切り替え られた場合とに分けて説明する。尚、"イントラ符号 化"とは、フレーム内の画像データのみで符号化するも のであり、Iピクチャを生成するための符号化である。 一方、"インター符号化"とは、フレーム間予測も含め て符号化するものであり、P及びBピクチャを生成する ための符号化である。

【0105】まず、イントラ符号化に切り替えられた場 40 合、スイッチ207は、システム制御回路206からの 制御により、A側(画面並替回路204の出力側)に切 り替えられる。これにより、画面並替回路204から出 力された画像信号は、スイッチ207を介して、DCT 回路209に供給される。

【0106】DCT回路209は、スイッチ207を介 して供給された画面並替回路204からの画像信号に対 して直交変換処理を行い、その処理後の画像信号を量子 化回路210に供給する。量子化回路210は、DCT 回路209からの画像信号に対して量子化処理を行い、 50 【0114】このときスイッチ223はON状態である

その処理後の画像信号を逆量子化回路212及び可変長 符号化回路211にそれぞれ供給する。

【0107】逆量子化回路212は、量子化回路210 からの画像信号に対して逆量子化処理を行うことで、量 子化前の画像信号を復元し、これをIDCT回路213 に供給する。IDCT回路213は、逆量子化回路21 2からの画像信号に対して IDC T処理を行うことで、 量子化誤差を含む直交変換前の両條信号を復元し、これ を加算器214に供給する。

10 【0108】このとき、スイッチ223は、システム制 御回路206からの制御により、OFF状態となってい る。したがって、IDCT回路213の出力はそのまま 動き補償予測回路215に供給される。

【0109】動き補償予測回路215には、画面並替回 路204から出力された画像信号も供給されており、動 き補償予測回路215は、次のインター符号化のため に、IDCT回路213からの画像信号と、画面並替回 路204からの画像信号とから、予測画像信号を生成す る。

- 【0110】一方、可変長符号化回路211は、量子化 回路210からの画像信号を可変長符号化し、それをパ ッファ216に書き込む。バッファ216に書き込まれ た画像信号は、スイッチ221の入力端に供給される。 【0111】つぎに、インター符号化に切り替えられた 場合、スイッチ207は、システム制御回路206から の制御により、B側(減算器208の出力側)に切り替 えられる。また、スイッチ223は、システム制御回路 206からの制御により、常にON状態となる。これに より、減算器208は、画面並替回路204から出力さ 30 れた画像信号と、動き予測回路213にて生成された予
 - 測画像信号との減算処理を行う。これは、画像の時間軸 方向の冗長度を落とすためである。減算器206により 得られた、時間軸方向の冗長度が落とされた画像信号の 差分画像信号は、スイッチ207を介して、DCT回路 209に供給される。
 - 【0112】DCT回路209は、スイッチ207を介 して供給された減算器208からの差分画像信号に対し て直交変換処理を行い、その処理後の差分画像信号を量 子化回路210に供給する。量子化回路210は、DC T回路209からの差分画像信号に対して量子化処理を 行い、その処理後の差分画像信号を逆量子化回路212

及び可変長符号化回路211にそれぞれ供給する。

- 【0113】逆量子化回路212は、量子化回路210 からの差分画像信号に対して逆量子化処理を行うこと で、量子化前の差分画像信号を復元し、これをIDCT 回路213に供給する。 IDCT回路213は、逆量 子化回路212からの差分画像信号に対してIDCT処 理を行うことで、量子化誤差を含む直交変換前の差分画 像信号を復元し、これを加算器214に供給する。

ため、加算器214には、動き補償予測回路215にて 生成された前フレームの予測画像信号が供給される。し たがって、加算器214は、動き補償予測回路213か らの前フレームの予測画像信号と、IDCT回路213 からの差分画像信号とを加算することで、現在のフレー ムの画像信号を復号し、これを動き補償予測回路215 に供給する。

【0115】動き補償予測回路215は、次の画像符号 化のために、加算器214からの復号画像信号と、画面 像信号及び動きベクトルを取得し、予測画像信号をイン ター符号化のために減算器208に供給すると共にスイ ッチ223を介して加算器214に供給し、動きベクト ルを可変長符号化回路211に供給する。

【0116】可変長符号化回路211は、動き補償予測 回路215からの動きベクトルに基づいて、量子化回路 210からの画像信号を可変長符号化し、それをバッフ ア216に書き込む。 バッファ216に書き込まれた 画像信号は、スイッチ221の入力端に供給される。

【0117】上述のようなイントラ符号化又はインナー 20 符号化に切り替えられた時のレート制御は、レート制御 回路217により行われる。すなわち、レート制御回路 217は、バッファ216の容量を監視し、その容量が 目標容量より少ない場合には、次の量子化が粗く行われ るように量子化回路210を制御し、その容量が目標容 量若しくはそれ以上の場合には、予め初期値として与え られている通常の量子化を行うように、量子化回路21 0を制御することで、パッファ115の記録レートを1 ピクチャ間(以下、「GOP」と言う)に情報量がおよ そ一定になるように制御する。

【0118】 このとき、スイッチ221は、システム制 御回路206からの制御により、A側(パッファ216 の出力側)に切り替えられており、したがって、バッフ ア216からスイッチ221の入力端子(A側の端子) に対して入力された画像信号 (符号化後の画像信号) は、記録媒体222に記録されることになる。

【0119】上述のようにして、カメラー体型画像記録 装置200では、符号化後の画像信号が記録媒体222 に記録される。また、音声信号については、次のように して符号化されて記録媒体222に記録される。

【0120】先ず、音声信号は、音声データ入力端子2 18から入力され、音声符号化回路219に供給され る。音声符号化回路219は、音声データ入力端子21 8からの音声信号に対して、MPEG符号化方式等に従 った符号化処理を行い、その処理後の音声信号をバッフ ア220に書き込む。パッファ220に書き込まれた音 声信号は、スイッチ221の入力端に供給される。

【0121】スイッチ221は、システム制御回路20 6からの制御により、B側 (パッファ220の出力側)

らスイッチ221の入力端子(B側の端子)に対して入 力された音声信号 (符号化後の音声信号) は、記録媒体 222に記録されることになる。

【0122】尚、スイッチ221は、システム制御回路 206からの制御により、画像信号が書き込まれるバッ ファ216の出力と、音声信号が書き込まれるバッファ 220の出力とが時分割多重して記録媒体222へ記録 されるように、A側とB側の切り替えが行われる。した がって、記録媒体222には、例えば、図5に示すよう タ:Video)と、符号化後の音声信号(固定長のオ

並替回路 2 0 4 から出力された画像信号とから、予測画 10 に、G O P 単位の符号化後の画像信号(可変長画像デー ーディオデータ: Audio) とが、時系列に記録され

【0123】 「通常のシャッタ速度における画面並替及 び符号化順序] ここでは、上述したカメラー体型画像記 録装置200の一連の動作において、撮影モード信号入 力端子205からの撮影モード信号により通常撮影モー ド (通常のシャッタ速度における動作モード) が指定さ れ、これに基づいたシステム制御回路206の制御によ り、画面並替回路204にて実行される画面並替処理、 及びその後段での符号化処理について具体的に説明す

【0124】図6は、画面並替回路204に対して入力 される画像信号、及び画面並替回路204から出力され る画像信号を示したものである。この図6 (上段参照) に示すように、画面並替回路204に対しては、第1フ レーム、第2フレーム、第3フレーム、・・・と1/3 0 秒毎に画像信号が入力され、これと同時にシステム制 御回路106から画面並替順序の指示が入力される。

30 【0125】通常撮影モードの場合においては、画面並 替回路204は、システム制御回路106からの画面並 替順序の指示に基づいて、第1フレーム、第2フレー ム、第3フレーム、・・・を、第3フレーム、第1フレ ーム、第2フレーム、・・・に並び替えて出力する(上 記図6下段参照)。

【0126】そして、システム制御回路106は、画面 並替回路204から第3フレーム、第1フレーム、第2 フレーム、・・・の順で出力される画像信号に対して、 図7に示すようなイントラ符号化及びインター符号化が 40 行われるように、スイッチ207の切り替え制御を行

【0127】イントラ符号化及びインター符号化につい ては上述したように、まず、インドラ符号化とは、フレ 一ム内のデータのみで符号化するものであり、上記図7 に示すようなIピクチャを生成する符号化である。ま た、インター符号化とは、フレーム間予測も含めて符号 化するものであり、上記図7に示すようなP及びBピク チャを生成する符号化である。例えば、第6フレームの Pピクチャは、第3フレームの1ピクチャとの差分、マ に切り替えられており、これにより、バッファ220か 50 は動きベクトル情報によって生成される。また、第1フ

レーム及び第2フレームのBピクチャは、第3フレーム の I ピクチャと第6フレームの差分、又は動きベクトル 情報によって生成される。

【0128】 [スローシャッタにおける画面並替及び符 号化順序] ここでは、上述したカメラー体型画像記録装 置200の一連の動作において、撮影モード信号入力端 子205からの撮影モード信号によりスローシャッタモ ード (スローシャッタにおける動作モード) が指定さ れ、これに基づいたシステム制御回路206の制御によ り、画面並替回路204にて実行される画面並替処理、 及びその後段での符号化処理について具体的に説明す る。

【0129】図8は、例えば、1/3のスローシャッタ モードの場合に、カメラ信号処理部203から出力され るフレーム単位の画像信号、及びCCD202における 蓄積電荷の飽和量を示したものである。

【0130】上記図8に示すように、1/3のスローシ ャッタモードにおいては、3フレーム分の時間をかけて CCD202に電荷が蓄積され、t=3/30秒毎にカ メラ信号処理部203から出力される画像信号(フレー 20 処理を行なってPピクチャを生成する。 ム単位の画像信号) が更新される。したがって、CCD 202に電荷を蓄積途中である第2フレーム及び第3フ レームは、第1フレームがホールドされてカメラ信号処 理部203から画面並替回路204に対して出力される ことになる。第5フレーム及び第6フレームについても 同様に、第4フレームがホールドされてカメラ信号処理 部203から画面並替回路204に対して出力されるこ とになる。

【0131】図9は、この場合の画面並替回路204に 対して入力される画像信号、及び画面並替回路204か 30 ら出力される画像信号を示したものである。この図9 (上段参照) に示すように、画面並替回路204に対し ては、第1フレーム、第2フレーム、第3フレーム、・ ・・と1/30秒毎に画像信号が入力され、これと同時 にシステム制御回路106から画面並替順序の指示が入 力される。

【0132】スローシャッターモードの場合において は、画面並替回路204は、システム制御回路106か らの画面並替順序の指示に基づいて、入力された第1フ レーム、第2フレーム、第3フレーム、・・・を並び替 40 えずに、そのまま第1フレーム、第2フレーム、第3フ レーム、・・・の順で出力する(上記図9下段参照)。 【0133】そして、システム制御回路106は、画面 並替回路204から第1フレーム、第2フレーム、第3 フレーム、・・・の順で出力される画像信号に対して、 図10に示すようなイントラ符号化及びインター符号化 が行われるように、スイッチ207の切り替え制御を行

【0134】したがって、第1フレーム及び第4フレー

Iピクチャが生成され、第2フレーム、第3フレーム、 第5フレーム、第6フレームに対してはインター符号化 処理が行なわれ、これによりPピクチャが生成される。 このとき、例えば、第2フレーム及び第3フレームの Pピクチャは、第1フレームのIピクチャとの差分、又 は動きベクトル情報によって生成される。また、第5フ レーム及び第6フレームのPピクチャは、第4フレーA の【ピクチャの差分、又は動きベクトル情報によって生 成される。以降の第7フレーム、第8フレーム、第9フ 10 レームについても、第1フレーム、第2フレーム、第3 フレーム、及び第4フレーム、第5フレーム、第6フレ

ームと同様の処理がなされる。 【0135】上述のように、1/3のスローシャッタモ ードの場合は、第1フレーム、第2フレーム、第3フレ 一ムが同一画像であり、第4フレーム、第5フレーム、 第6フレームについても同様に同一画像であるため、第 1フレーム及び第4フレームはイントラ符号化処理を行 なって I ピクチャを生成し、他の第2フレーム、第3フ レーム、第5フレーム、第6フレームはインター符号化

【0136】尚、ここでは説明の簡単のために、1/3 のスローシャッタモードを例に挙げて説明したが、1/ nのスーローシャッタ (nは正の整数) に拡張すること も容易に可能であり、この場合の符号化は、 上記図 1 O に示した「ピクチャと次の「ピクチャ間のPピクチャの フレーム数が (n-1) フレームとなる。

【0137】上述のように、本実施の形態では、シャッ タ速度に基づいて、フレーム内符号化とフレーム間符号 化の切り替えを行い、特に、1/nのスローシャッタの 場合には、nフレーム期間は同じ画像であることによ り、Iピクチャから次のIピクチャまでの期間に(n-1) フレームのPピクチャが発生するようなピクチャ構 成となるような、フレーム内符号化とフレーム間符号化 の切り替え(上記図10参照)を実行するように構成し たので、符号化効率を著しく向上させることができる。 【0138】尚、本発明の目的は、上述した各実施の形 態のホスト及び端末の機能を実現するソフトウェアのプ ログラムコードを記憶した記憶媒体を、システム或いは 装置に供給し、そのシステム或いは装置のコンピュータ (又はCPUやMPU) が記憶媒体に格納されたプログ ラムコードを読みだして実行することによっても、達成 されることは言うまでもない。この場合、記憶媒体から 読み出されたプログラムコード自体が各実施の形態の機 能を実現することとなり、そのプログラムコードを記憶 した記憶媒体は本発明を構成することとなる。プログラ ムコードを供給するための記憶媒体としては、ROM、 フロッピーディスク、ハードディスク、光ディスク、光 磁気ディスク、CD-ROM、CD-R、磁気テープ、 不揮発性のメモリカード等を用いることができる。ま ムに対してはイントラ符号化処理が行われ、これにより 50 た、コンピュータが読みだしたプログラムコードを実行

することにより、各実施の形態の機能が実現されるだけ でなく、そのプログラムコードの指示に基づき、コンピ ュータ上で稼動しているOS等が実際の処理の一部又は 全部を行い、その処理によって各実施の形態の機能が実 現される場合も含まれることは言うまでもない。さら に、記憶媒体から読み出されたプログラムコードが、コ ンピュータに挿入された拡張機能ボードやコンピュータ に接続された機能拡張ユニットに備わるメモリに書き込 まれた後、そのプログラムコードの指示に基づき、その 機能拡張ボードや機能拡張ユニットに備わるСРUなど 10 が実際の処理の一部又は全部を行い、その処理によって 各実施の形態の機能が実現される場合も含まれることは 言うまでもない。

[0139]

【発明の効果】以上説明したように本発明によれば、シ ャッタ速度が遅い場合 (スローシャッタ) 、発生する画 像情報(ピクチャデータ)のみを符号化の対象として符 号化処理を行うことができるため、符号量の低減と消費 電力の低減が可能となる。特に、シャッタ速度を遅くす ればするほど、発生する符号量及び回路の消費電力を低 20 説明するための図である。 減できる。また、シャッタ速度を変更した場合に生成さ れるピクチャデータの特性に応じた符号化処理が可能と なるため、符号化効率をさらに改善することができる。 また、シャッタ速度を速くした場合でも、符号化効率を 考慮したピクチャ構成により、画質改善が可能である。 【0140】また、本発明によれば、1/nのスローシ ャッタを用いた場合においても、そのシャッタ動作に適 した符号化処理を行うことができるため、符号化効率を 著しく向上させることが可能である。

【図面の簡単な説明】

【図1】第1の実施の形態において、本発明を適用した カメラ一体型画像記録装置の構成を示すプロック図であ る。

【図2】上記カメラー体型画像記録装置の圧縮符号化方*

*式として用いるMPEG符号化方式でのGOPを説明す るための図である。

【図3】上記カメラ一体型画像記録装置でのシャッタ速 度に基づいたピクチャ構成を説明するための図である。 【図4】第2の実施の形態において、本発明を適用した カメラ一体型画像記録装置の構成を示すプロック図であ S.

【図5】上記カメラ一体型画像記録装置での画像及び音 声の記録フォーマットを説明するための図である。

【図6】上記カメラ一体型画像記録装置において、通常 撮影モードでの画面並替を説明するための図である。

【図7】上記通常撮影モードでの符号化順序を説明する ための図である。

【図8】上記カメラ一体型画像記録装置において、スロ ーシャッタモードでのカメラ信号処理部の出力とCCD の電荷飽和量を説明するための図である。

【図9】上記スローシャッタモードでの画面並替を説明 するための図である。

【図10】上記スローシャッタモードでの符号化順序を

【図11】従来のスローシャッタモード時の符号化手順 を説明するための図である。

【図12】上記符号化構成を示すプロック図である。 【符号の説明】

100 カメラー体型画像記録装置

101 カメラ部

102 FIFOメモリ

103 符号化部 104 記録処理部


30 105 記録メディア

106 クロック分周部


107 ピクチャ構成設定部

108 制御部


[31]









[図3]




[図4]





シャック速度





フロントページの続き

(51)Int.CL.' 識別記号 FI 7-72-ド(参考) H O 4 N 5/92 H O 4 N 5/91 L 5/92 H

F ターム(参考) 5C018 FA02 FB03

5C022 AA00 AC42 AC52 AC69 AC79

5C052 AA01 AA17 AB04 CC11 GA01 GB06 GC05 GD03 GE06 GF01

5C053 FA21 FA23 FA27 GB37 IA21

KAO4 KAO5 KA25 LAO1

5C059 MAOO MAO5 MEO1 PPO5 PPO6 PPO7 SS14 SS20 SS26 TA25 TC36 UAO2 UA38 UA39